FPGA硬件學習基礎知識點總結（1）鎖存器與觸發器

總結一下數電，FPGA的一些基礎知識，涉及到硬件電路的設計。主要是記錄自己的學習過程。

---

鎖存器與觸發器
鎖存器（latch）：鎖存器是電平觸發的存儲單元，數據存儲的動作取決于輸入時鐘（或者使能）信號的電平值，當鎖存器處于使能狀態時，輸出才會隨著數據輸入發生變化。
（簡單地說，它有兩個輸入，分別是一個有效信號EN,一個輸入數據信號DATAin，它有一個輸出Q，它的功能就是在EN有效的時候把DATA_IN的值傳給Q，也就是鎖存的過程）。

不要鎖存器的原因
1、鎖存器容易產生毛刺
2、在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯門和ff來組成鎖存器，這樣就浪費了資源。

鎖存器的優點
1、面積小
2、要比先入先出FIFO快，常用于地址鎖存與CPU設計，所以CPU的邏輯速度要比外部IO器件快很多。
3、鎖存器完成一個功能所需的門較觸發器更少，所以多用于Asic。

規避方法
采用時鐘延采樣能夠有效規避。

總結

以上是生活随笔為你收集整理的FPGA硬件学习基础知识点总结(1)的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。