模拟集成电路设计基础知识(一):MOS管结构及其I/V特性
文章目錄
- MOSFET的基本結構
- MOSFET的I/V特性
模擬集成電路的設計與數(shù)字集成電路的設計不同,數(shù)字集成電路傾向于使用現(xiàn)有集成電路的器件、模型來實現(xiàn)一些高級的功能,而模擬集成電路一方面要將半導體器件看作一個黑箱,實現(xiàn)封裝設計,另一方面還要深入理解器件的微觀原理,知曉半導體材料的參雜、電導電容特性等基本概念,實現(xiàn)單元設計。有關于器件物理的知識可以參考臺灣施敏編著的《半導體器件物理》以及國內(nèi)劉恩科等編著的《半導體物理》,在此不做詳述。
模擬集成電路的應用主要體現(xiàn)在目前數(shù)字集成電路設計無法實現(xiàn)的一些方面,如數(shù)模轉換、電源處理、信號放大等方面。現(xiàn)代模擬集成電路的設計中,以對MOSFET的參數(shù)、結構設計為主,并會輔以晶體管、電容、電感等基本元器件。以下簡單介紹MOS器件的物理基礎,主要參考了美國畢查德拉扎維編著的《模擬CMOS集成電路設計》
MOSFET的基本結構
以NMOS為例介紹MOSFET的基本結構,如下圖所示,器件以p型硅為襯底,并擴散形成兩個重參雜n+的區(qū)域,分別為源端(Source)和漏端(Drawn),應當注意的是,對于單個器件,源端和漏端是人為定義的,兩者是對稱可交換的。對于NMOS器件,源端一般接在電路的最低電位(接地),但對與PMOS源端一般接在最高電位(Vdd)。源漏之間的存在導電溝道,其理論長度為LdrawnL_{drawn}Ldrawn?,但是由于在形成過程中國的非理想因素的影響,導電溝道的長度會有一定程度的減小,也即LeffL_{eff}Leff?,兩者之間的距離差為由于電子(空穴)熱運動引起的遷移長度LDL_DLD?。在溝道上方先生長一層絕緣的二氧化硅,然后再生長已成多晶硅作為柵極,與源漏方向垂直的珊的尺寸叫柵寬W。可以知道,柵極與器件的其他部分是絕緣的,但是柵極卻在MOS導電方面起著極其重要的作用:通過在柵極施加電壓影響溝道的空穴(電子)的遷移進而影響器件的導電性能。由此可見,在一定程度上來講,MOSFET是壓控器件,這在后面也會提到。應當注意的是,MOSFET是一個四端器件,但是通常情況下為了避免二級效應帶來的影響,會將器件的源端和漏端相連,作為一個三端器件使用。
MOSFET的I/V特性
上圖顯示了在(VGS?VTHV_{GS}-V_{TH}VGS??VTH?)一定時漏源之間的電流隨著漏源之間的電壓變化的趨勢,從圖中可以看出,MOSFET的I/V特性曲線被劃分到兩個區(qū)域,即左上方的逐漸增加區(qū)域(三極管區(qū))以及右下方的穩(wěn)定區(qū)域(飽和區(qū)),其分別可以用兩個公式來描述:
- VDS<(VGS?VTH)V_{DS}<(V_{GS}-V_{TH})VDS?<(VGS??VTH?)時:
ID=μnCoxWL[(VGS?VTH)VDS?1/2VDS2]I_D=\frac {μ_n C_{ox} W} {L}[(V_{GS}-V_{TH}) V_{DS}-1/2 V_{DS}^2]ID?=Lμn?Cox?W?[(VGS??VTH?)VDS??1/2VDS2?]
- VDS>=(VGS?VTH)V_{DS}>=(V_{GS}-V_{TH})VDS?>=(VGS??VTH?)時:
ID=μnCoxWL[(VGS?VTH)2]I_D=\frac {μ_n C_{ox} W} {L}[(V_{GS}-V_{TH}) ^2]ID?=Lμn?Cox?W?[(VGS??VTH?)2]
上述μnμ_nμn?為電子遷移率,COXC_{OX}COX?為柵氧化層的電容,W為柵寬,L為柵長,VGSV_{GS}VGS?為柵源之間的電壓,VDSV_{DS}VDS?為漏源之間的電壓,VTHV_{TH}VTH?為MOS結構的閾值電壓
VTH0=ΦMS+2ΦF+QdepCoxV_{TH0}= \frac {Φ_{MS}+2Φ_F+Q_{dep}}{C_{ox} }VTH0?=Cox?ΦMS?+2ΦF?+Qdep??
ΦF=kTqln?(Nsubni)Φ_F=\frac {kT}q ln?(\frac{N_{sub}}{n_i})ΦF?=qkT?ln?(ni?Nsub??)
Qdep=(4qεsi∣ΦF∣Nsub)Q_{dep}=\sqrt {(4qε_{si}|Φ_F |N_{sub})}Qdep?=(4qεsi?∣ΦF?∣Nsub?)?
Cox=(ε0εSiO2)toxC_{ox}=\frac {(ε_0 ε_{SiO_2 })}{t_{ox}}Cox?=tox?(ε0?εSiO2??)?
ΦMSΦ_{MS}ΦMS?為多晶硅柵和硅襯底功函數(shù)之間的壓差,NsubN_{sub}Nsub?是襯底的參雜濃度,QdepQ_{dep}Qdep?是耗盡區(qū)電荷,toxt_{ox}tox?為氧化層厚度,ε表示對應的介電常數(shù),
進一步的,當VDS<<(VGS?VTH)V_{DS} <<(V_{GS}-V_{TH})VDS?<<(VGS??VTH?)時:
ID=μnCoxWL(VGS?VTH)VDSI_D=μ_n C_{ox} \frac {W} {L}(V_{GS}-V_{TH} )V_{DS}ID?=μn?Cox?LW?(VGS??VTH?)VDS?
此時可以將MOSFET看作是一個電阻,并稱MOSFET工作在深三極管區(qū)
Ron=1μnCoxWL(VGS?VTH)R_{on}=\frac {1}{μ_n C_{ox} \frac {W} {L}(V_{GS}-V_{TH} )}Ron?=μn?Cox?LW?(VGS??VTH?)1?
注:對于PMOS器件,只需將上述公式中的μnμ_nμn? 改為upu_pup?并添加負號即可。
考慮到由于器件工作在飽和區(qū)時,IDI_DID?保持不變,因此定義一個電導來描述它
gm=?ID?VGS∣VDS,const=μnCoxWL(VGS?VTH)g_m=\frac {?I_D}{?V_{GS}}|_{V_{DS},const}=μ_n C_{ox} \frac {W} {L}(V_{GS}-V_{TH})gm?=?VGS??ID??∣VDS?,const?=μn?Cox?LW?(VGS??VTH?)
該電導被稱之為跨導,他表征了柵源電壓轉換為漏電流的能力。
在下一篇文章里將會介紹MOSFET的二級效應以及其小信號等效,戳這可以聯(lián)系我。
總結
以上是生活随笔為你收集整理的模拟集成电路设计基础知识(一):MOS管结构及其I/V特性的全部內(nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: 工作271:打开弹出框调用当前页面接口
- 下一篇: 前端学习(2713):重读vue电商网站