1 概述

存儲電路：存儲各種數據和信息
寄存器：存儲一組數據的電路，結構為一組具有公共時鐘信號輸入端的觸發器
存儲器：存儲大量數據的電路，基本結構由存儲矩陣和讀/寫控制電路組成

2 SR鎖存

兩個或非門接成反饋，輸入端用來置1、0，如下圖所示，可將S作為置1輸入端，R作為置0輸入端。

真值表如下（Q 表示原來的狀態，Q* 表示更新的狀態）
當S和R同為0，Q* 取決于Q；當S和R同為1，Q* 不定，所以正常情況下，應遵循SR=0的約束條件。

任何時刻，輸入都能直接改變輸出的狀態。

3 觸發器

3.1 電平觸發的觸發器

在CLK=1的全部時間里，S和R的變化都將引起輸出狀態的變化。

如下例所示，在CLK=1期間，Q和Q‘可能隨S、R變化多次翻轉。

電平觸發D觸發器
將SR觸發器的S、R端通過非門設置為D和D‘

3.2 邊沿觸發的觸發器

提高可靠性，增強抗干擾能力，希望觸發器的次態僅取決于CLK的下降沿（或上升沿）到來時的輸入信號狀態，與在此前、后輸入的狀態沒有關系。

用兩個電平觸發D觸發器組成的邊沿觸發器

3.3 脈沖觸發的觸發器

為了提高可靠性，要求每個CLK周期輸出狀態只能改變1次

3.3.1 主從SR觸發器

CLK=1時，“主”按S、R翻轉，“從”保持；
CLK下降沿到達時，“主”保持，“從”根據“主”的狀態翻轉。

3.3.2 主從JK觸發器

為了解除約束，即使出現S=R=1的情況，Q*也是確定的

若J=K=1，clk下降沿后，“從”=“Q*”‘，主從SR和主從JK的真值表如下

3.4 觸發器的邏輯功能

對上述多種觸發器總結

3.4.1 SR觸發器

特性方程

真值表

狀態轉換圖

3.4.2 JK觸發器

特性方程

真值表

狀態轉換圖

3.4.3 T觸發器

特性方程

真值表

狀態轉換圖

3.4.4 D觸發器

特性方程

真值表

狀態轉換圖

上述涉及到的觸發器比較多，觸發器之間的相互關系可參考：鎖存器和幾種觸發器之間的關系

3.5 觸發器的動態特性

建立時間、保持時間、傳輸延遲時間、最高時鐘頻率

4 寄存器

用于寄存一組二值代碼，N位寄存器由N個觸發器組成，可存放一組N位二值代碼。只要求其中每個觸發器可置1、置0。

5 存儲器

能存儲大量二值信息的器件，單元數龐大，輸入/輸出引腳數目有限，一般的結構形式如下

從存/取功能分類：
只讀存儲器(Read-Only-Memory)：掩模ROM、可編程ROM、可擦除的可編程EPROM
隨機讀/寫(Random-Access-Memory)：靜態RAM、動態RAM

從工藝分類：雙極型、MOS型

5.1 靜態隨機存儲器(SRAM)

5.2 動態隨機存儲器(DRAM)

動態存儲單元是利用MOS管柵極電容可以存儲電荷的原理

5.3 只讀存儲器ROM

ROM的分類

掩模ROM：出廠時已經固定，不能更改，適合大量生產，簡單，便宜，非易失性

可編程ROM(PROM)：總體結構與掩模ROM一樣，但存儲單元不同（出廠時，每個結點上都有易熔合金制成的熔絲，編程時將不用的熔斷），是一次性編程，不能改寫，寫入時，要使用編程器

用電信號擦除的可編程只讀存儲器——閃存(Flash Memory)

5.4 存儲器容量的擴展

位擴展方式：適用于每片RAM、ROM字數夠用而位數不夠時
將各片的地址線、讀寫線、片選線并聯即可

字擴展方式：適用于每片RAM、ROM位數夠用而字數不夠時

個人認為，位擴展可以當作，深度夠了，數據寬度不夠；字擴展則是數據寬度滿足，擴展深度

5.5 用存儲器實現組合邏輯函數

個人感覺，類似于FPGA中的LUT，以查找表的方式組成所需單元部件。

總結

以上是生活随笔為你收集整理的数字电子技术基础 - 半导体存储电路的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。